继“破晓（PoX）”皮秒闪存器件问世

复旦大学在二维电子器件工程化道路上

再获里程碑式突破！

复旦大学集成芯片与系统全国重点实验室

集成电路与微纳电子创新学院

周鹏-刘春森团队

研发的“长缨（CY-01）”架构

将二维超快闪存器件“破晓（PoX）”

与成熟硅基CMOS工艺深度融合

率先研发出全球首颗

二维-硅基混合架构芯片

封装后的二维-硅基混合架构闪存芯片（带PCB板）

这一突破攻克了新型二维信息器件工程化的关键难题,为新一代颠覆性器件缩短应用化周期提供范例,也为推动信息技术迈入全新高速时代提供强力支撑

相关研究成果以《全功能二维-硅基混合架构闪存芯片》（A full-featured 2D flash chip enabled by system integration）为题，于北京时间10月8日晚间在《自然》（Nature）期刊上发表从原子级器件到功能芯片跨越“从实验室到工厂”鸿沟。

大数据与人工智能时代对数据存取性能提出了极致要求，而传统存储器的速度与功耗已成为阻碍算力发展的“卡脖子”问题之一。今年4月，周鹏-刘春森团队于《自然》（Nature）期刊提出“破晓”二维闪存原型器件，实现了400皮秒超高速非易失存储，是迄今最快的半导体电荷存储技术，为打破算力发展困境提供了底层原理。

“破晓（PoX）”皮秒闪存器件

然而，颠覆性器件要真正走向系统级应用，往往是一场漫长的马拉松。回溯硅基芯片的发展历程，半导体晶体管自1947年诞生起，历经贝尔实验室、仙童与英特尔等顶尖力量二十余年的接力研发，才终于催生出全球第一颗CPU。

作为集成电路的前沿领域，二维电子学在近年来获得诸多关注，但研究者们最关心的问题莫过于“LAB to FAB（从实验室到工厂）”难题，也就是这项技术未来是否可以得到真正的应用。如何加速产业化进程，让二维电子器件走向功能芯片？周鹏-刘春森团队主动融入产业链，尝试从未来应用的终点出发，“从10到0”倒推最具可能性的技术发展路径。

当前，CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化半导体）技术是集成电路制造的主流工艺，市场中的大部分集成电路芯片均使用CMOS技术制造，产业链较为成熟。团队认为，如果要加快新技术孵化，就要将二维超快闪存器件充分融入CMOS传统半导体产线，而这也能为CMOS技术带来全新突破。

二维-硅基混合架构闪存芯片结构示意图，包含二维模块、CMOS控制电路和微米尺度通孔

基于CMOS电路控制二维存储核心的全片测试支持8-bit指令操作，32-bit高速并行操作与随机寻址，良率高达94.3%。这也是迄今为止世界上首个二维-硅基混合架构闪存芯片，性能“碾压”目前的Flash闪存技术，首次实现了混合架构的工程化。

世界首颗二维-硅基混合架构闪存芯片。左侧为半导体晶体管从原型器件到第一款CPU。右侧为二维闪存器件结构、8英寸流片CMOS晶圆、二维-硅基混合架构闪存芯片。

创新集成工艺

实现二维材料与CMOS融合

为了找到这条“正确的路”，团队前期经历了5年的探索试错，在单个器件、集成工艺等多点协同攻关。团队的第一项集成工作发表于2024年的Nature Electronics，在最理想的原生衬底上实现了二维良率的突破，这为他们在真实复杂的CMOS衬底上解决问题提供了基础。

2024年 Nature Electronics

人们现在所说的芯片多由硅材料制作。而硅材料和二维材料可以说天差地别——硅片厚度往往在几百微米，一些薄层硅至少也有几十纳米；而二维半导体材料是原子级别，相当于厚度不到1纳米。

如何将二维材料与CMOS集成又不破坏其性能，是团队需要攻克的核心难题。CMOS电路表面有很多元件，如同一个微缩“城市”，有高楼也有平地，高低起伏；而二维半导体材料厚度仅有1-3个原子，如同“蝉翼”般纤薄而脆弱，如果直接将二维材料铺在CMOS电路上，材料很容易破裂，更不用谈实现电路性能。

这也是为什么全世界的二维半导体研究者目前只能在极为平整的原生衬底上加工材料。一种解决思路是将CMOS的衬底“磨平”以适应二维材料，但要实现原子级平整并不现实。

二维-硅基混合架构闪存芯片光学显微镜照片

“我们没有必要去改变CMOS，而需要去适应它。”团队决定从本身就具有一定柔性的二维材料入手，通过模块化的集成方案，先将二维存储电路与成熟CMOS电路分离制造，再与CMOS控制电路通过高密度单片互连技术（微米尺度通孔）实现完整芯片集成。

二维-硅基混合架构闪存芯片透射电子显微镜照片

正是这项核心工艺的创新，实现了在原子尺度上让二维材料和CMOS衬底的紧密贴合，最终实现超过94%的芯片良率。团队进一步提出了跨平台系统设计方法论，包含二维-CMOS电路协同设计、二维-CMOS跨平台接口设计等，并将这一系统集成框架命名为“长缨（CY-01）架构”。颠覆传统存储器体系、衔接起实验室成果与产业化需求，确保理论创新与应用转化能够“双腿并行”，是周鹏-刘春森团队在研究中相互交织的两条主线。依托前期完成的研究成果与集成工作，此次打造出的芯片已成功流片。

从基础研究到工程化应用，团队已跨越最艰难一步，后续迭代进程将进一步加快。他们下一步计划建立实验基地，与相关机构合作，建立自主主导的工程化项目，并计划用3-5年时间将项目集成到兆量级水平。

论文链接：http://www.nature.com/articles/s41586-025-09621-8